根据官方路线图，AMD将在明年推出Zen5架构家族，其中在EPYC霄龙服务器端将延续现有体系，划分为Zen5(代号Turin)、Zen5 3D V-Cache、Zen5c三个版本，制造工艺升级为3/m(应该分别是CCD、IOD)。
最新曝光的一张路线图显示，AMD Zen6架构霄龙的代号为“Venice”，也就是意大利水城威尼斯，延续该系列一贯以意大利城市作为代号的传统。
封装接口改为SP7，而现在的Zen4家族是SP5，这意味着下一代Zen5家族会使用SP6，一代换一次。
规格方面只显示了一点，内存通道有16个、12个两种，这将是历史上第一次做到16通道，而现在最高只有12通道。
据说，Zen6架构霄龙CCD部分的制造工艺将升级为2nm，IOD则可能是3nm。
